Diseño lógico de un Ensamblador de Tramas de Telemetría basado en FSM

Paul Angelo Landeo Aucapiña, Ana Lucía Inés Díaz Yerén,Gerardo Antony Moreno Medina, Joseph David Terrones Leon

E.P. Ingeniería de Telecomunicaciones, Universidad Nacional Mayor de San Marcos
Lima, Perú

Problema de investigación

En las Redes de Sensores Inalámbricos (WSN), los nodos de borde capturan información física de manera asíncrona. Si estos datos se transmiten al medio físico en su formato crudo, se generan fallas críticas de enlace: colisiones por acceso simultáneo, desincronización en el receptor y un alto índice de pérdida de paquetes. Dado que la retransmisión por fallas es el proceso que más energía consume, el problema fundamental radica en la baja eficiencia y confiabilidad del enlace.

La solución determinista es el empaquetado estructurado. Se requiere un sistema lógico digital (alojado en el ESP32-S3) que encapsule la carga útil de los sensores junto con cabeceras de sincronización (SHR) y bits de parada, conformando una trama estandarizada antes de emitir la señal hacia el canal de telecomunicaciones.

Objetivos de la investigación

Objetivo General:

Diseñar e implementar un sistema digital estructurador de tramas de telemetría basado en una arquitectura FSM + Decodificador + memoria, que mejore la eficiencia y confiabilidad de transmisión en sistemas WSN.

Objetivos Específicos:

- Implementar una máquina de estados finitos (FSM) que controle secuencialmente las fases de captura, decodificación, empaquetado de datos y transmisión de datos.
- Implementar un circuito decodificador combinacional que, recibiendo el valor de un bus de direcciones (contador), genere la señal de selección exclusiva para acceder a la posición de memoria solicitada.
- Evaluar el diseño de hardware mediante la validación experimental de métricas cuantitativas relacionadas al rendimiento y la temporización.
- Estructurar el subsistema de almacenamiento definiendo una partición como ROM estática (para almacenar las constantes de las cabeceras de red) y otra como RAM dinámica (actuando como buffer circular temporal para la lectura del sensor).

Diagrama de Bloques Preliminar

El sistema propuesto corresponde a un ensamblador de tramas de telemetría, el cual se encarga de capturar datos provenientes de un sensor, almacenarlos temporalmente, estructurarlos mediante cabeceras predefinidas y finalmente transmitirlos a través de una interfaz serial UART.

La arquitectura se encuentra organizada en dos bloques principales: el camino de datos y la ruta de control, lo que permite separar el procesamiento de información de la lógica de control del sistema.

- Ruta de Datos:

  El sistema inicia con un **sensor que se comunica mediante protocolo I2C**, el cual envía datos a través de las líneas SDA y SCL. Estos datos son recibidos por una **interfaz I2C**, cuya función es adaptar la comunicación serial del sensor a un formato de bus digital paralelo.

  Los datos generados son almacenados en una **memoria RAM**. Esta memoria permite guardar temporalmente múltiples muestras del sensor, facilitando su posterior procesamiento. Paralelamente, el sistema cuenta con una **memoria ROM**, la cual almacena cabeceras fijas de la trama, tales como campos de sincronización, tipo de mensaje o identificadores.

  Para seleccionar entre los datos provenientes de la RAM (datos dinámicos) y la ROM (cabeceras), se emplea un **multiplexor**. Este bloque, controlado por la señal del multiplexor determina cuál fuente de datos será enviada al siguiente bloque del sistema. La salida del MUX se dirige a un **registro de desplazamiento**, el cual convierte los datos paralelos en una secuencia serial. Finalmente, estos datos son transmitidos mediante el módulo **UART TX**, que constituye la salida del sistema.

- Ruta de Control:

  La ruta de control está encargada de coordinar el funcionamiento de todos los bloques del sistema. El elemento principal es la **Máquina de Estados Finitos (FSM)**, la cual actúa como unidad de control, recibe señales de entrada y genera señales de control.

  El direccionamiento de la memoria se realiza mediante un contador de direcciones, que genera secuencias de direcciones usadas para recorrer la memoria RAM. Estas direcciones se procesan por un decodificador, el cual convierte el valor binario del contador en una señal que permite activar una única posición de la RAM en cada instante.

  Es así que la FSM controla el acceso a la memoria, la selección de datos y la transmisión.



Plataforma Seleccionada

Se seleccionó el microcontrolador ESP32-S3 porque proporciona una arquitectura de alta velocidad capaz de ejecutar máquinas de estado finitas complejas con temporización estricta. Su amplia capacidad de memoria SRAM permite la definición rigurosa de arreglos que actúan como la memoria estática (ROM) y volátil (RAM) del sistema lógico. Además, sus múltiples interfaces de hardware (UART, I2C, pines GPIO de alta velocidad) facilitan la integración con sensores externos y el uso de instrumentación física para extraer métricas precisas en microsegundos.

Métricas Propuestas

- Latencia de Ensamblado: Se busca medir el tiempo que transcurre desde que se ingresa el último byte de telemetría hasta que el paquete esta listo en el registro de salida. Esto mediante la temporización en microsegundos usando registros de tiempo o GPIO.
- Eficiencia de Trama: Se evaluará la relación porcentual entre la cantidad de datos útiles (*payload*) y el tamaño total de la trama transmitida, considerando cabeceras, bits de control y datos de sincronización almacenados en la ROM. Esta métrica permitirá determinar el nivel de aprovechamiento del canal de transmisión y la sobrecarga introducida por el proceso de empaquetado.
- Tiempo de Acceso a Memoria: Se medirá el intervalo de tiempo comprendido entre la activación de la señal de lectura generada por la FSM y la disponibilidad del dato correspondiente en la salida de memoria seleccionada mediante el decodificador lógico. Esta métrica permitirá analizar el desempeño temporal del subsistema de memoria y verificar la correcta sincronización entre direccionamiento y lectura de datos. La evaluación se realizará mediante simulación digital y validación experimental en hardware.
- Throughput de Transmisión: Se analizará la cantidad de información transmitida exitosamente por unidad de tiempo a través de la interfaz UART. Esta métrica permitirá evaluar el rendimiento global del sistema de transmisión y determinar la capacidad efectiva de envío de datos de telemetría. La medición se realizará contabilizando el número de bits transmitidos y el tiempo requerido para completar la transmisión de una trama.

Plan de Trabajo y Cronograma Interno

	Mayo		Junio		Julio
semana 6	**Diseño RTL de la FSM y Decodificador**	semana 10	**Implementación preliminar**	semana 14	**Revisión y análisis crítico**
semana 7	**Modelado de memoria y casos de prueba**	semana 11	**Prototipo hardware inicial - 3er entregable**	semana 15	**Paper final e informe de cierre**
semana 8	**Simulación funcional completa - 2do entregable**	semana 12	**Pruebas y mediciones extendidas**		
semana 9	**Preparación del entorno de hardware**	semana 13	**Sistema completo verificado - 4to entregable**		

- **Semana 6 - Diseño RTL de la FSM y Decodificador:** Creación de diagramas de FSM, diagramas ASM y codificación HDL.
- **Semana 7 - Modelado de memoria y casos de prueba:** Definición de ROM estática y RAM dinámica. Preparación del banco de pruebas (testbench).
- **Semana 8 - Simulación funcional completa:** Documento de diseño detallado y simulación en vivo del sistema (operación del decodificador y acceso a memoria).

- **Semana 9 - Preparación del entorno de hardware:** Configuración inicial del ESP32-S3, definición de pines (pinout) y asignación de recursos.
- **Semana 10 - Implementación preliminar:** Despliegue del diseño lógico en la placa y pruebas de conectividad de la interfaz I2C.
- **Semana 11 - Prototipo hardware inicial:** Implementación y medición de al menos 1 métrica real contrastada con la simulación. Video corto (1 min).
- **Semana 12 - Pruebas y mediciones extendidas:** Evaluación de la latencia de ensamblado y del tiempo de acceso a memoria.
- **Semana 13 - Sistema completo verificado:** Sistema funcional en hardware, tabla comparativa (simulación vs. real) y borrador del paper IEEE.
- **Semana 14 - Revisión y análisis crítico:** Correcciones al borrador del artículo, refinamiento del código y análisis de resultados.
- **Semana 15 - Paper final e informe de cierre:** Paper en formato IEEE (8-15 páginas) y video demostrativo de 5 minutos.